Revise PCI BW numbers on Rome

此提交包含在:
Wenkai Du
2020-02-26 13:13:43 -08:00
父節點 9bf1edb554
當前提交 d2adc61bf6
共有 2 個檔案被更改,包括 4 行新增 和 4 行删除
+3 -3
查看文件
@@ -21,9 +21,9 @@
#define SKL_CPUPCI_WIDTH 12
#define P9_WIDTH 32
#define NET_WIDTH 12 // 100Gbit
#define ROME_QPI_WIDTH 24
#define ROME_PCI_WIDTH 24
#define ROME_CPUPCI_WIDTH 24
#define ROME_QPI_WIDTH 18
#define ROME_PCI_WIDTH 18
#define ROME_CPUPCI_WIDTH 18
// Intel CPU convert GPU P2P traffic into 64B PCI TLPs, to GPU
// to GPU traffic consumed more PCI bandwidth.